

PLASMA DISPLAY PANEL AND METHOD FOR DRIVING THE SAME

Publication number: KR20040002309

Publication date: 2004-01-07

Inventor: SHIN SEONG CHEOL; SIM SU SEOK

Applicant: LG ELECTRONICS INC

Classification:

- **international:** G09G3/28; G09G3/28; (IPC1-7): G09G3/28

- **European:**

Application number: KR20020037762 20020629

Priority number(s): KR20020037762 20020629

[Report a data error here](#)

Abstract of KR20040002309

PURPOSE: A plasma display panel and a method for driving the same are provided to reduce the consumption power as well as to improve the brightness thereof by variably controlling the pulse width of the sustain waveform in response to the load of the panel. **CONSTITUTION:** A plasma display panel includes a sub-field mapping unit (48), a load detector(58) and a waveform generator(54). The sub-field mapping unit (48) reallocates the video data supplied from outside by a sub-field. The load detector (58) detects the load of panel by using the reallocated video data and outputs one of the switching signals corresponding to the detected load. And, the waveform generator(54) receives one of the switching signals and sets the rising period of the sustain waveform by the time of the inputted switching signal.

Data supplied from the **esp@cenet** database - Worldwide

(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(51) . Int. Cl. 7
 G09G 3/28

(11) 공개번호 10- 2004- 0002309
 (43) 공개일자 2004년01월07일

(21) 출원번호 10- 2002- 0037762
 (22) 출원일자 2002년06월29일

(71) 출원인 엘지전자 주식회사
 서울특별시 영등포구 여의도동 20번지

(72) 발명자 신성철
 대구광역시서구내당1동70- 33

심수석
 경상북도구미시공단동LG전자사원아파트다동301호

(74) 대리인 김영호

심사청구 : 있음

(54) 플라즈마 디스플레이 패널 및 그 구동방법

요약

본 발명은 패널의 로드에 따라 가변적으로 서스테인파형의 펄스폭을 조절함으로써 소비전력을 낮춤과 아울러 휴도를 향상 시킬 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.

본 발명의 플라즈마 디스플레이 패널은 외부로부터 공급되는 비디오 데이터를 서브필드별로 재할당하기 위한 서브필드 맵핑부와; 서브필드별로 재할당된 비디오 데이터를 이용하여 서브필드별로 패널의 부하를 검출하고, 검출된 부하에 대응하여 서로 다른 너비를 가지는 n (n 은 자연수) 개의 스위칭신호 중 어느 하나를 출력하기 위한 로드 검출수단과; n 개의 스위칭신호 중 어느 하나를 입력받고, 입력받은 스위칭신호의 시간만큼 서스테인 파형의 상승기간을 설정하는 파형 발생부를 구비한다.

대표도

도 6

명세서

도면의 간단한 설명

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.

도 2는 256 계조를 구현하기 위한 8 비트 디풀트 코드의 프레임 구성을 나타내는 도면.

도 3은 에너지 회수회로를 나타내는 회로도.

도 4는 도 3에 도시된 에너지 회수회로의 동작 타이밍도 및 그에 의해 패널 커패시터에 인가되는 구동파형을 나타내는 도면.

도 5a 및 도 5b는 패널의 부하에 따라 상이하게 나타나는 서스테인 파형의 상승기간을 나타내는 파형도.

도 6은 본 발명의 제 1실시예에 의한 플라즈마 디스플레이 패널의 구동장치를 나타내는 블록도.

도 7은 본 발명의 제 2실시예에 의한 플라즈마 디스플레이 패널의 구동장치를 나타내는 블록도.

도 8은 본 발명의 제 3실시예에 의한 플라즈마 디스플레이 패널의 구동장치를 나타내는 블록도.

도 9는 본 발명의 제 4실시예에 의한 플라즈마 디스플레이 패널의 구동장치를 나타내는 블록도.

< 도면의 주요 부분에 대한 부호의 설명 >

10 : 상부기판 12Y,12Z : 투명전극

13Y,13Z : 버스전극 14,22 : 유전체층

16 : 보호막 18 : 하부기판

20X : 어드레스전극 24 : 격벽

26 : 형광체층 44,64,94,114 : 이득제어부

42A,42B,62A,62B,92A,92B,112A,112B : 역감마 보정부

46,66,96,116 : 오차확산부 48,68,98,118 : 서브필드 맵핑부

50,70,100,120 : 데이터 정렬부 52,72,102,122 : APL부

54,74,104,124 : 파형발생부 56,76,106,126 : 패널

58,78 : 서브필드 로드 검출기 60,80 : 룬테이블

82,128 : 하이로드 파형부 84,130 : 로우로드 파형부

108 : 파형부

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것으로 특히, 패널의 로드에 따라 가변적으로 서스테인 파형의 폴스폭을 조절함으로써 소비전력을 낮춤과 아울러 휘도를 향상시킬 수 있도록 한 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것이다.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 'PDP'라 한다)은 He+ Xe, Ne+ Xe, He+ Xe+ Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선이 형광체를 밝힐 때 형광체를 밝힐 때 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.

도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 제 1전극(30Y) 및 제 2전극(30Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다. 제 1전극(30Y)과 제 2전극(30Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다.

투명전극(12Y,12Z)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 제 1전극(30Y)과 제 2전극(30Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.

어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(20X)은 제 1전극(30Y) 및 제 2전극(30Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 불활성 혼합가스가 주입된다.

PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다.

여기서, 초기화기간은 상승램프파형이 공급되는 셋업기간과 하강램프파형이 공급되는 셋다운기간으로 다수 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1내지SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1내지SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간과 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2^n ($n=0,1,2,3,4,5,6,7$)의 비율로 증가된다.

이와 같이 구동되는 교류 면방전 PDP의 서스테인 방전에는 수백 볼트 이상의 고압이 필요하게 된다. 따라서, 서스테인 방전에 필요한 구동전력을 최소화하기 위하여 에너지 회수장치가 이용된다. 에너지 회수장치는 제 1전극(30Y) 및 제 2전극(30Z) 사이의 전압을 회수하여 다음 방전시의 구동전압으로 회수된 전압을 이용한다.

도 3은 서스테인 방전 전압을 회수하기 위하여 제 1전극에 형성된 에너지 회수회로를 나타내는 도면이다.

도 3을 참조하면, 에너지 회수회로는 패널 커패시터(Cp)와 소스 커패시터(Cs) 사이에 접속된 인덕터(L)와, 소스 커패시터(Cs)와 인덕터(L) 사이에 병렬로 접속된 제 1 및 제 3 스위치(S1,S3)와, 패널 커패시터(Cp)와 인덕터(L) 사이에 병렬로 접속된 제 2 및 제 4 스위치(S2,S4)로 구성된다.

패널 커패시터(Cp)는 제 1전극(30Y)과 제 2전극(30Z) 사이에 형성되는 정전용량을 등가적으로 나타낸 것이다. 제 2 스위치(S2)는 기준 전압원(Vs)에 접속되고, 제 4 스위치(S4)는 기저전압원(GND)에 접속된다. 소스 커패시터(Cs)는 서스테인 방전시 패널 커패시터(Cp)에 충전되는 전압을 회수하여 충전함과 아울러 충전된 전압을 패널 커패시터(Cp)에 재공급한다.

소스 커패시터(Cs)는 기준 전압원(Vs)의 절반값에 해당하는 Vs/2의 전압을 충전할 수 있는 용량값을 갖는다. 인덕터(L)는 패널 커패시터(Cp)와 함께 공진회로를 형성한다. 제 1 내지 제 4 스위치(S1내지S4)는 전류의 흐름을 제어한다. 제 2전극(30Z)에 형성되는 에너지 회수장치는 패널 커패시터(Cp)를 중심으로 제 1전극(30Y)에 형성되는 에너지 회수장치와 대칭적으로 형성된다. 한편, 제 1 및 제 2스위치(S1,S2)와 인덕터(L)의 사이에는 각각 설치된 제 1 및 제 2 다이오드(D1,D2)는 전류가 역방향으로 흐르는 것을 방지한다.

도 4는 도 3에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도이다.

T1 기간 이전에 패널 커패시터(Cp)에는 0 볼트의 전압이 충전됨과 아울러 소스 커패시터(Cs)에는 Vs/2의 전압이 충전되어 있다고 가정하여 동작과정을 상세히 설명하기로 한다.

T1 기간에는 제 1 스위치(S1)가 턴-온(Turn-on)되어 소스 커패시터(Cs)로부터 제 1 스위치(S1), 인덕터(L) 및 패널 커패시터(Cp)로 이어지는 전류 패스가 형성된다. 전류패스가 형성되면 소스 커패시터(Cs)에 충전된 Vs/2의 전압은 패널 커패시터(Cp)로 공급된다. 이때, 인덕터(L)와 패널 커패시터(Cp)가 직렬 공진회로를 형성하기 때문에 패널 커패시터(Cp)에는 소스 커패시터(Cs) 전압의 두배인 Vs 전압이 충전된다.

T2 기간에는 제 2스위치(S2)가 턴-온된다. 제 2스위치(S2)가 턴-온되면 기준 전압원(Vs)의 전압이 제 1전극(Y)(즉, 패널 커패시터(Cp))에 공급된다. 제 1전극(Y)에 공급되는 기준 전압원(Vs)의 전압은 패널 커패시터(Cp)의 전압이 기준 전압원(Vs) 이하로 떨어지는 것을 방지하여 서스테인 방전이 정상적으로 일어나도록 한다. 한편, 패널 커패시터(Cp)

C_p)의 전압은 T1기간에 V_s 까지 상승하였기 때문에 서스테인 방전을 일으키기 위해 외부에서 공급해 주는 구동전력이 최소화된다.

T3 기간에는 제 1 스위치(S1)가 턴- 오프(Turn- off)된다. 이때, 제 1전극(Y)은 T3의 기간동안 기준 전압원(V_s)의 전압을 유지한다. T4 기간에는 제 2 스위치(S2)가 턴- 오프됨과 아울러 제 3 스위치(S3)가 턴- 온된다. 제 3 스위치(S3)가 턴- 온되면 패널 커패시터(C_p)로부터 인덕터(L) 및 제 3 스위치(S3)를 통해 소스 커패시터(C_s)로 이어지는 전류 패스가 형성되어 패널 커패시터(C_p)에 충전된 전압이 소스 커패시터(C_s)로 회수된다. 이때, 소스 커패시터(C_s)에는 $V_s/2$ 의 전압이 충전된다.

T5 기간에는 제 3스위치(S3)가 턴- 오프됨과 아울러 제 4스위치(S4)가 턴- 온된다. 제 4스위치(S4)가 턴- 온되면 패널 커패시터(C_p)와 기저전압원(GND)간의 전류패스가 형성되어 패널 커패시터(C_p)의 전압이 0볼트로 하강한다. T6 기간에는 T5 상태를 일정 시간동안 유지한다. 실제로, 제 1전극(Y) 및 제 2전극(Z)에 공급되는 교류 구동펄스는 T1 내지 T6 기간이 주기적으로 반복되면서 얻어지게 된다.

하지만, 이와 같은 종래의 에너지 회수회로에서 T1기간, 즉 패널 커패시터(C_p)에 전류가 공급되는 기간의 전압기울기는 패널의 로드(Load)에 따라서 상이하게 된다. 다시 말하여, 패널의 로드가 클때, 즉 많은 방전셀들이 방전될 때 패널 커패시터(C_p)에 공급되는 전압 기울기는 도 5a와 같이 낮아지게 된다. 따라서, 소스 커패시터(C_s)에 충전된 전압이 공급되는 T1의 기간동안 패널 커패시터(C_p)에는 V_s 의 전압이 공급되지 못하게 되어 소비전력이 증가되게 된다.

한편, 패널의 로드가 작을 때, 즉 적은 방전셀들이 방전될 때 패널 커패시터(C_p)에 공급되는 전압 기울기는 도 5b와 같이 커지게 된다. 따라서, 소스 커패시터(C_s)에 충전된 전압은 T1기간동안 V_s 전압까지 상승할 수 있다. 하지만, 에너지 회수회로의 스위치타이밍을 패널의 로드가 작을 경우로 맞추게 되면 풀 화이트 등 많은 방전셀들이 발광되는 방전패턴에서 패널의 휘도가 낮아지게 되는 단점이 있다.

발명이 이루고자 하는 기술적 과제

따라서, 본 발명의 목적은 패널의 로드에 따라 가변적으로 서스테인파형의 펄스폭을 조절함으로써 소비전력을 낮춤과 아울러 휘도를 향상시킬 수 있도록 한 플라즈마 디스플레이 패널 및 그 구동방법을 제공하는 것이다.

발명의 구성 및 작용

상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널은 외부로부터 공급되는 비디오 데이터를 서브필드별로 재활당하기 위한 서브필드 맵핑부와; 서브필드별로 재활당된 비디오 데이터를 이용하여 서브필드별로 패널의 부하를 검출하고, 검출된 부하에 대응하여 서로 다른 너비를 가지는 n (n 은 자연수) 개의 스위칭신호 중 어느 하나를 출력하기 위한 로드 검출수단과; n 개의 스위칭신호 중 어느 하나를 입력받고, 입력받은 스위칭신호의 시간만큼 서스테인 파형의 상승기간을 설정하는 파형 발생부를 구비한다.

상기 로드 검출수단은 패널의 부하가 클 수록 넓은 폭을 가지는 스위칭신호를 출력한다.

상기 로드검출수단은; 서브필드별로 할당된 비디오 데이터를 이용하여 패널의 부하를 검출하고, 이 검출된 부하에 대응하여 n 개의 제어신호 중 어느 하나를 출력하기 위한 서브필드 로드 검출기와; n 개의 스위칭신호를 저장함과 아울러 n 개의 제어신호 중 어느 하나가 입력될 때 입력된 제어신호에 대응하는 스위칭신호를 출력하기 위한 룸테이블을 구비한다.

상기 로드검출수단은; 서브필드별로 할당된 비디오 데이터를 이용하여 패널의 부하를 검출하고, 이 검출된 부하에 대응하여 n 개의 제어신호 중 어느 하나를 출력하기 위한 서브필드 로드 검출기와; 소정 너비를 가지는 스위칭신호가 저장되는 룸테이블과, 룸테이블에 저장된 스위칭신호를 이용하여 n 개의 스위칭신호를 생성하기 위한 n 개의 파형부들과, n 개의 파형부들에 접속되어 n 개의 스위칭신호 중 어느 하나를 출력하기 위한 멀티플렉서를 구비한다.

상기 멀티플렉서는 n 개의 제어신호 중 어느 하나가 입력될 때 n 개의 스위칭신호 중 입력된 제어신호에 대응되는 스위칭신호를 출력한다.

본 발명의 플라즈마 디스플레이 패널은 외부로부터 비디오 데이터를 입력받아 서스테인 파형의 펄스 수를 조절하기 위한 n (n 은 자연수)단계의 영상신호를 발생하는 평균영상값부와; 영상신호를 입력받고, 영상신호의 단계에 대응하여 J (J 는 자연수) 개의 스위칭신호 중 어느 하나를 출력하기 위한 파형수단과; J 개의 스위칭 신호 중 어느 하나를 입력받고, 입력받은 스위칭신호의 시간만큼 상기 서스테인 파형의 상승기간을 설정하는 파형 발생부를 구비한다.

상기 파형수단은 평균영상값부로부터 출력되는 영상신호가 제 1단계의 신호일 때 제 1스위칭신호를 출력하고, 평균영상값부로부터 출력되는 영상신호가 제 1단계보다 높은 단계를 가지는 제 2단계의 신호일 때 제 1스위칭신호보다 넓은 폭을 가지는 제 2스위칭신호를 출력한다.

상기 파형수단은; J개의 스위칭신호가 저장됨과 아울러 입력되는 영상신호의 단계에 대응하여 J개의 스위칭신호 중 어느 하나를 출력하기 위한 룸테이블이다.

상기 파형수단은; 소정 너비를 가지는 스위칭신호가 저장되는 룸테이블과, 룸테이블에 저장된 스위칭신호를 이용하여 J개의 스위칭신호를 생성하기 위한 J개의 파형부들과, J개의 파형부들에 접속되어 J개의 스위칭신호 중 어느 하나를 출력하기 위한 멀티플렉서를 구비한다.

상기 멀티플렉서는 영상신호를 입력받고, 입력받은 영상신호의 단계에 대응되어 J개의 스위칭신호 중 어느 하나를 출력한다.

본 발명의 플라즈마 디스플레이 패널의 구동방법은 비디오 데이터를 이용하여 서브필드 별로 패널의 부하를 검출하는 단계와, 패널의 부하에 대응되어 서스테인 파형의 상승기간을 n (n 은 자연수)개의 시간 중 어느 하나의 시간으로 설정하는 단계를 포함한다.

상기 패널의 부하가 클 수록 서스테인 파형의 상승기간이 넓게 설정된다.

본 발명의 플라즈마 디스플레이 패널의 구동방법은 비디오 데이터를 이용하여 n (n 은 자연수) 단계의 영상신호를 생성하는 단계와, 영상신호에 대응되어 서스테인 파형의 상승기간을 J (J 는 자연수)개의 시간 중 어느 하나의 시간으로 설정하는 단계를 포함한다.

상기 영상신호의 단계가 높을 수록 서스테인 파형의 상승기간이 넓게 설정된다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하 도 6 내지 도 9를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 6은 본 발명의 제 1실시예에 의한 플라즈마 디스플레이 패널의 구동장치를 나타내는 도면이다.

도 6을 참조하면, 본 발명의 제 1실시예에 의한 PDP의 구동장치는 입력라인(1)과 패널(56) 사이에 접속된 제 1역감마 보정부(42A), 이득제어부(44), 오차확산부(46), 서브필드 맵핑부(48) 및 데이터 정렬부(50)와; 입력라인(1)과 패널(56) 사이에 접속된 제 2역감마 보정부(42B), APL(Average Picture Level : 평균영상값)부(52) 및 파형 발생부(54)와; 서브필드 맵핑부(48)와 파형 발생부(54) 사이에 접속된 서브필드 로드 검출기(58) 및 룸 테이블(60)을 구비한다.

제 1 및 제 2역감마 보정부(42A,42B)는 감마보정된 비디오신호를 역감마보정하여 영상신호의 계조값에 따른 휘도값을 선형적으로 변환시킨다.

APL 부(52)는 제 2역감마 보정부(42B)에 의해 보정된 비디오 데이터를 입력 받아 서스테인 펄스수를 조절하기 위한 N단계 신호를 발생한다. 이득 제어부(44)는 제 1역감마 보정부(42A)에서 보정된 비디오 데이터를 유효이득만큼 증폭시킨다.

오차 확산부(46)는 셀의 오차성분을 인접한 셀들로 확산시킴으로써 휘도값을 미세하게 조정한다. 서브필드 맵핑부(48)는 오차 확산부(46)로부터 보정된 비디오 데이터를 서브필드 별로 재할당한다.

데이터 정렬부(50)는 패널(56)의 해상도 포맷에 적합하게 서브필드 맵핑부(48)로부터 입력되는 비디오 데이터를 변환하여 패널(56)의 어드레스 구동 집적회로(Integrated Circuit : 이하 'IC'라 함)로 공급한다.

서브필드 로드 검출기(58)는 서브필드 맵핑부(48)에서 각 서브필드 별로 할당된 데이터를 이용하여 패널(56)의 로드를 검출한다. 이때, 서브필드 로드 검출기(58)는 검출된 패널(56)의 로드에 대응하여 n (n 은 자연수) 단계 제어신호를 생성한다. 룸 테이블(60)은 서브필드 로드 검출기(58)로부터 입력되는 n 단계 제어신호에 응답하여 자신에게 저장되어 있는 n 개의 스위칭신호 중 어느 하나를 파형 발생부(54)로 공급한다.

파형 발생부(54)는 APL 부(52)로부터 입력된 N단계 신호 및 룸 테이블(60)로부터 공급되는 스위칭신호에 의해 타이밍 제어신호를 생성하고, 생성된 타이밍 제어신호를 패널(56)의 어드레스 구동 IC, 스캔 구동 IC 및 서스테인 구동 IC로 공급한다.

이와 같은 본 발명의 제 1실시예에 의한 서브필드 로드 검출기(58)의 동작을 상세히 설명하면 다음과 같다.

서브필드 로드 검출기(58)는 서브필드 맵핑부(48)에서 각 서브필드 별로 할당되는 데이터를 이용하여 패널(56)에 인가될 로드를 검출한다. 다시 말하여, 서브필드 별로 많은 데이터가 할당되면 패널(56)은 높은 로드를 갖게되고, 서브필드 별로 적은 데이터가 할당되면 패널(56)은 낮은 로드를 갖게된다. 서브필드 로드 검출기(58)는 서브필드 별로 할당되는 데이터를 이용하여 패널(56)의 로드를 판단한다.

서브필드 로드 검출기(58)는 자신이 검출한 패널(56)의 로드에 대응되도록 n 개의 제어신호 중 어느 하나의 제어신호를 룸 테이블(60)로 공급한다.

룸 테이블(60)에는 n개의 제어신호에 대응되도록 n개의 스위칭신호가 저장된다. 예를 들어, 룸 테이블(60)에는 좁은 주기로부터 넓은 주기를 가지는 스위칭신호들이 저장되고, 서브필드 로드 검출기(58)로부터 공급되는 제어신호에 응답하여 어느 하나의 스위칭신호를 파형 발생부(54)로 공급한다.

이를 상세히 설명하면, 서브필드 로드 검출기(58)는 패널(56)의 로드가 클 때 i(i는 자연수) 제어신호를 룸 테이블(60)로 공급한다. i 제어신호를 공급받은 룸 테이블(60)은 i 제어신호에 대응되는 i 스위칭신호를 파형 발생부(54)로 공급한다. 이때, i 스위칭신호는 넓은 주기를 갖는다. 한편, 서브필드 로드 검출기(58)는 패널(56)의 로드가 작을 때 j(j는 자연수) 제어신호를 룸 테이블(60)로 공급한다. j 제어신호를 공급받은 룸 테이블(60)은 j 제어신호에 대응되는 j 스위칭신호를 파형 발생부(54)로 공급한다. 이때, j 스위칭신호의 주기는 i 스위칭신호의 주기보다 좁은 주기를 갖는다. 룸 테이블(60)로부터 파형 발생부(54)로 공급된 스위칭신호들은 도 3에 도시된 에너지회수회로의 제 1스위치(S1)의 턴-온 스위칭신호로 이용된다.

파형 발생부(54)는 룸 테이블(60)로부터 공급되는 스위칭신호를 제 1스위치(S1)의 턴-온 스위칭신호로 이용한다. 따라서 본 발명에서는 패널(56)의 로드가 높을 때 에너지 회수회로에서 패널 커패시터에 공급되는 전압이 Vs까지 상승할 수 있도록 충분한 서스테인펄스 폭이 할당되고, 이에 따라 PDP의 소비전력이 저감된다. 또한, 패널(56)의 로드가 낮을 때에만 서스테인 펄스 폭을 좁게 설정하여 패널(56)의 휘도가 저감되지 않게 된다.

도 7은 본 발명의 제 2실시예에 의한 플라즈마 디스플레이 패널의 구동장치를 나타내는 도면이다.

도 7을 참조하면, 본 발명의 제 2실시예에 의한 PDP의 구동장치는 입력라인(1)과 패널(76) 사이에 접속된 제 1역감마 보정부(62A), 이득제어부(64), 오차확산부(66), 서브필드 맵핑부(68) 및 데이터 정렬부(70)와; 입력라인(1)과 패널(76) 사이에 접속된 제 2역감마 보정부(62B), APL(Average Picture Level : 평균영상값)부(72) 및 파형 발생부(74)와; 서브필드 맵핑부(68)와 파형 발생부(74) 사이에 접속된 서브필드 로드 검출기(78) 및 파형부들(82,83,84)과; 파형부들(82,83,84)에 접속된 룸 테이블(80)을 구비한다.

제 1 및 제 2역감마 보정부(62A,62B)는 감마보정된 비디오신호를 역감마보정하여 영상신호의 계조값에 따른 휘도값을 선형적으로 변환시킨다.

APL 부(72)는 제 2역감마 보정부(62B)에 의해 보정된 비디오 데이터를 입력 받아 서스테인 펄스수를 조절하기 위한 N단계 신호를 발생한다. 이득 제어부(64)는 제 1역감마 보정부(62A)에서 보정된 비디오 데이터를 유효이득만큼 증폭시킨다.

오차 확산부(66)는 셀의 오차성분을 인접한 셀들로 확산시킴으로써 휘도값을 미세하게 조정한다. 서브필드 맵핑부(68)는 오차 확산부(66)로부터 보정된 비디오 데이터를 서브필드 별로 재할당한다.

데이터 정렬부(70)는 패널(76)의 해상도 포맷에 적합하게 서브필드 맵핑부(68)로부터 입력되는 비디오 데이터를 변환하여 패널(76)의 어드레스 구동 집적회로(Integrated Circuit : 이하 'IC'라 함)로 공급한다.

서브필드 로드 검출기(78)는 서브필드 맵핑부(68)에서 각 서브필드 별로 할당된 데이터를 이용하여 패널(76)의 로드를 검출한다. 이때, 서브필드 로드 검출기(78)는 검출된 패널의 로드에 대응하여 n개의 제어신호 중 어느 하나의 제어신호를 멀티플렉서(Multiplexer : 이하 'MUX'라 함)(85)로 공급한다.

룸 테이블(80)에는 소정 주기를 가지는 하나의 스위칭신호가 저장된다. 제 1 내지 제 n파형부(82 내지 84)들은 룸 테이블(80)에 저장된 스위칭신호들을 이용하여 서로 다른 주기를 가지는 n 개의 스위칭신호를 생성한다. MUX(85)는

서브필드 로드 검출기(78)로부터 입력되는 제어신호를 이용하여 제 1 내지 제 n파형부(82 내지 84)의 출력 중 어느 하나의 출력을 파형 발생부(74)로 공급한다.

파형 발생부(74)는 APL 부(52)로부터 입력된 N단계 신호와 MUX(85)에서 공급되는 스위칭신호에 의해 타이밍 제어 신호를 생성하고, 생성된 타이밍 제어신호를 패널(76)의 어드레스 구동 IC, 스캔 구동 IC 및 서스테인 구동 IC로 공급한다.

이와 같은 본 발명의 제 2실시예에 의한 서브필드 로드 검출기(78)의 동작을 상세히 설명하면 다음과 같다.

서브필드 로드 검출기(78)는 서브필드 맵핑부(68)에서 각 서브필드별로 할당되는 데이터를 이용하여 패널(76)에 인가될 로드를 검출한다. 다시 말하여, 서브필드별로 많은 데이터가 할당되면 패널(76)은 높은 로드를 갖게되고, 서브필드별로 적은 데이터가 할당되면 패널(76)은 낮은 로드를 갖게된다. 서브필드 로드 검출기(78)는 서브필드별로 할당되는 데이터를 이용하여 패널(76)의 로드를 판단한다. 이와 같은 서브필드 로드 검출기(78)는 자신이 검출한 패널(56)의 로드에 대응되도록 n개의 제어신호 중 어느 하나의 제어신호를 MUX(85)로 공급한다.

롬 테이블(80)에는 소정 주기를 가지는 하나의 스위칭신호가 저장된다. 제 1 내지 제 n파형부(82,83,84)는 룸 테이블(80)에 저장된 하나의 스위칭신호를 이용하여 각각 서로 다른 주기를 가지는 스위칭신호를 생성한다. 따라서, 제 1 내지 제 n파형부(82,83,84)에서는 서로 다른 주기를 가지는 n개의 스위칭신호가 생성된다.

MUX(85)는 서브필드 로드 검출기(78)로부터 공급된 제어신호를 이용하여 n개의 스위칭신호 중 어느 하나의 스위칭신호를 파형 발생부(74)로 공급한다.

이를 상세히 설명하면, 서브필드 로드 검출기(78)는 패널(76)의 로드가 클 때 i(i는 자연수) 제어신호를 MUX(85)로 공급한다. i 제어신호를 공급받은 MUX(85)는 제 1 내지 제 n파형부(82,83,84)의 출력 중 i 제어신호에 대응되는 i 스위칭신호를 파형 발생부(74)로 공급한다. 이때, i 스위칭신호는 낮은 주기를 갖는다.

한편, 서브필드 로드 검출기(78)는 패널(76)의 로드가 작을 때 j(j는 자연수) 제어신호를 MUX(85)로 공급한다. j 제어신호를 공급받은 MUX(85)는 j 제어신호에 대응되는 j 스위칭신호를 파형 발생부(74)로 공급한다. 이때, j 스위칭신호의 주기는 i 스위칭신호의 주기보다 좁은 주기를 갖는다. MUX(85)로부터 파형 발생부(74)로 공급된 스위칭신호들은 도 3에 도시된 에너지회수회로의 제 1스위치(S1)의 턴-온 스위칭신호로 이용된다.

파형 발생부(74)는 MUX(85)로부터 공급되는 스위칭신호를 제 1스위치(S1)의 턴-온 스위칭신호로 이용한다. 따라서 본 발명에서는 패널(76)의 로드가 높을 때 에너지 회수회로에서 패널 커패시터에 공급되는 전압이 Vs까지 상승할 수 있도록 충분한 서스테인펄스 폭이 할당되고, 이에 따라 PDP의 소비전력이 저감된다. 또한, 패널(76)의 로드가 낮을 때에만 서스테인 펄스 폭을 좁게 설정하여 패널(76)의 휘도가 저감되지 않게 된다.

도 8은 본 발명의 제 3실시예에 의한 플라즈마 디스플레이 패널의 구동장치를 나타내는 도면이다.

도 8을 참조하면, 본 발명의 제 3실시예에 의한 PDP의 구동장치는 입력라인(1)과 패널(106) 사이에 접속된 제 1역감마 보정부(92A), 이득제어부(94), 오차확산부(96), 서브필드 맵핑부(98) 및 데이터 정렬부(100)와; 입력라인(1)과 패널(106) 사이에 접속된 제 2역감마 보정부(92B), APL(Average Picture Level : 평균영상값)부(102), 룸 테이블(108) 및 파형 발생부(104)를 구비한다.

제 1 및 제 2역감마 보정부(92A,92B)는 감마보정된 비디오신호를 역감마보정하여 영상신호의 계조값에 따른 휘도값을 선형적으로 변환시킨다.

APL 부(102)는 제 2역감마 보정부(92B)에 의해 보정된 비디오 데이터를 입력받아 서스테인 펄스수를 조절하기 위한 N단계 신호를 발생한다.

이득 제어부(94)는 제 1역감마 보정부(92A)에서 보정된 비디오 데이터를 유효이득만큼 증폭시킨다.

오차 확산부(96)는 셀의 오차성분을 인접한 셀들로 확산시킴으로써 휘도값을 미세하게 조정한다. 서브필드 맵핑부(98)는 오차 확산부(96)로부터 보정된 비디오 데이터를 서브필드별로 재할당한다.

데이터 정렬부(100)는 패널(106)의 해상도 포맷에 적합하게 서브필드 맵핑부(98)로부터 입력되는 비디오 데이터를 변환하여 패널(106)의 어드레스 구동 집적회로(Integrated Circuit : 이하 'IC'라 함)로 공급한다.

롭 테이블(108)은 APL 부(102)로부터 입력되는 APL 단계에 대응되어 n개의 서로 다른 주기를 가지는 스위칭신호 중 어느 하나의 스위칭신호를 파형 발생부(104)로 공급한다.

파형 발생부(104)는 APL 부(102)로부터 입력된 N단계 신호와 룹 테이블(108)에서 공급되는 스위칭신호에 의해 타이밍 제어신호를 생성하고, 생성된 타이밍 제어신호를 패널(106)의 어드레스 구동 IC, 스캔 구동 IC 및 서스테인 구동 IC로 공급한다.

이와 같은 본 발명의 제 3실시예에 의한 룹 테이블(108)의 동작을 상세히 설명하면 다음과 같다. 먼저 APL 부(102)는 제 2역감마 보정부(92B)로부터 입력되는 비디오 데이터를 이용하여 APL 단계를 계산한다. 이때, APL 단계가 증가될수록 서스테인 펄스 수가 적어지고, 그 단계가 감소될수록 서스테인 펄스 수가 증가되도록 설정되어 패널(106)에서 소비되는 소비전력을 일정하게 유지한다. 또한, APL 단계가 높아질수록 많은 방전셀들이 켜지고, APL 단계가 낮아질수록 적은 방전셀들이 켜진다.

다시 말하여, APL 단계가 높아질수록 패널(106)의 부하가 높아지고, APL 단계가 낮아질수록 패널(106)의 부하가 낮아지게 된다. 실제로, APL 단계가 256단계로 나뉘어질 때, 256 단계의 APL 단계가 파형 발생부(104)로 공급되면 패널(106)에는 풀 화이트가 표현된다.

롭 테이블(108)은 APL 부(102)로부터 입력되는 APL 단계에 응답하여 n 단계 스이칭신호 중 어느 하나의 스위칭신호를 파형 발생부(104)로 공급한다. 여기서, 룹 테이블(108)은 APL 단계가 높을수록 넓은 주기를 가지는 스위칭신호를 파형 발생부(104)로 공급하고, APL 단계가 낮을수록 좁은 주기를 가지는 스위칭신호를 파형 발생부(104)로 공급한다. 룹 테이블(108)로부터 파형 발생부(104)로 공급된 스위칭신호들은 도 3에 도시된 에너지회수회로의 제 1스위치(S1)의 턴-온 스위칭신호로 이용된다.

즉, 본 발명의 제 3실시예에서는 패널(106)의 로드가 높을 때 에너지 회수회로에서 패널 커패시터에 공급되는 전압이 Vs까지 상승할 수 있도록 충분한 서스테인펄스 폭이 할당되고, 이에 따라 PDP의 소비전력이 저감된다. 또한, 패널(106)의 로드가 낮을 때에만 서스테인 펄스 폭을 좁게 설정하여 패널(106)의 휴드가 저감되지 않게 된다.

도 9는 본 발명의 제 4실시예에 의한 플라즈마 디스플레이 패널의 구동장치를 나타내는 도면이다.

도 9를 참조하면, 본 발명의 제 4실시예에 의한 PDP의 구동장치는 입력라인(1)과 패널(126) 사이에 접속된 제 1역감마 보정부(112A), 이득제어부(114), 오차확산부(116), 서브필드 맵핑부(118) 및 데이터 정렬부(120)와; 입력라인(1)과 패널(126) 사이에 접속된 제 2역감마 보정부(112B), APL(Average Picture Level : 평균영상값)부(122), 룹테이블(128), 파형부들(129 내지 131), MUX(132) 및 파형 발생부(124)를 구비한다.

제 1 및 제 2역감마 보정부(112A, 112B)는 감마보정된 비디오신호를 역감마보정하여 영상신호의 계조값에 따른 휴드값을 선형적으로 변환시킨다.

APL 부(122)는 제 2역감마 보정부(112B)에 의해 보정된 비디오 데이터를 입력받아 서스테인 펄스수를 조절하기 위한 N단계 신호를 발생한다.

이득 제어부(114)는 제 1역감마 보정부(112A)에서 보정된 비디오 데이터를 유호이득만큼 증폭시킨다.

오차 확산부(116)는 셀의 오차성분을 인접한 셀들로 확산시킴으로써 휴드값을 미세하게 조정한다. 서브필드 맵핑부(118)는 오차 확산부(116)로부터 보정된 비디오 데이터를 서브필드별로 재할당한다.

데이터 정렬부(120)는 패널(126)의 해상도 포맷에 적합하게 서브필드 맵핑부(118)로부터 입력되는 비디오 데이터를 변환하여 패널(126)의 어드레스 구동 접적회로(Integrated Circuit : 이하 'IC'라 함)로 공급한다.

롭 테이블(128)에는 소정 주기를 가지는 하나의 스위칭신호가 저장된다. 제 1 내지 제 n파형부(129 내지 131)들은 룹 테이블(128)에 저장된 스위칭신호들을 이용하여 서로 다른 주기를 가지는 n 개의 스위칭신호를 생성한다. MUX(132)는 APL 부(122)로부터 입력되는 N 단계 신호를 이용하여 제 1 내지 제 n파형부(129 내지 131)의 출력 중 어느 하나의 출력을 파형 발생부(124)로 공급한다.

파형 발생부(124)는 APL 부(122)로부터 입력된 N단계 신호와 MUX(132)로부터 입력되는 스위칭신호를 이용하여 타이밍 제어신호를 생성하고, 생성된 타이밍 제어신호를 패널(126)의 어드레스 구동 IC, 스캔 구동 IC 및 서스테인 구동 IC로 공급한다.

이와 같은 본 발명의 제 4실시예의 동작을 상세히 설명하면 다음과 같다. 먼저, APL부(122)는 제 2역감마 보정부(112B)로부터 입력되는 비디오 데이터를 이용하여 APL 단계를 계산한다. 이때, APL 단계가 증가될수록 서스테인 펄스 수가 적어지고, 그 단계가 감소될수록 서스테인 펄스 수가 증가되도록 설정되어 패널(126)에서 소비되는 소비전력을 일정하게 유지한다. 또한, APL 단계가 높아질 수록 많은 방전셀들이 켜지고, APL 단계가 낮아질 수록 적은 방전셀들이 켜진다.

다시 말하여, APL 단계가 높아질수록 패널(126)의 부하가 높아지고, APL 단계가 낮아질수록 패널(126)의 부하가 낮아지게 된다. 실제로, APL 단계가 256단계로 나누어질 때, 256 단계의 APL 단계가 파형 발생부(104)로 공급되면 패널(106)에는 풀 화이트가 표현된다. APL부(122)에서 출력되는 N 단계 신호는 파형 발생부(124) 및 MUX(132)로 공급된다.

룹 테이블(128)에는 소정 주기를 가지는 하나의 스위칭신호가 저장된다. 제 1 내지 제 n파형부(129,130,131)는 룹 테이블(128)에 저장된 하나의 스위칭신호를 이용하여 각각 서로 다른 주기를 가지는 스위칭신호를 생성한다. 따라서, 제 1 내지 제 n파형부(129,130,131)에서는 서로 다른 주기를 가지는 n개의 스위칭신호가 생성된다.

MUX(132)는 APL부(122)로부터 입력되는 N 단계 신호를 공급받아 n개의 스위칭신호 중 어느 하나의 스위칭신호를 파형 발생부(124)로 공급한다.

이를 상세히 설명하면, APL부(122)는 N 단계 중 i번째 신호를 MUX(132) 및 파형 발생부(124)로 공급한다. i번째 신호를 공급받은 MUX(132)는 제 1 내지 제 n파형부(129,130,131)의 출력 중 i번째 신호에 대응되는 i스위칭신호를 파형 발생부(124)로 공급한다. 이때, i 스위칭신호는 낮은 주기를 갖는다.

한편, APL부(122)는 N 단계 신호 중 i번째 신호보다 낮은 신호인 j번째 신호를 MUX(85)로 공급한다. j번째 신호를 공급받은 MUX(132)는 j번째 신호에 대응되는 j스위칭신호를 파형 발생부(124)로 공급한다. 이때, j스위칭신호의 주기는 i 스위칭신호의 주기보다 좁은 주기를 갖는다. MUX(132)로부터 파형 발생부(124)로 공급된 스위칭신호들은 도 3에 도시된 에너지회수회로의 제 1스위치(S1)의 턴-온 스위칭신호로 이용된다.

파형 발생부(124)는 MUX(132)로부터 공급되는 스위칭신호를 제 1스위치(S1)의 턴-온 스위칭신호로 이용한다. 따라서 본 발명에서는 패널(126)의 로드가 높을 때 에너지 회수회로에서 패널 커패시터에 공급되는 전압이 Vs까지 상승할 수 있도록 충분한 서스테인펄스 폭이 할당되고, 이에 따라 PDP의 소비전력이 저감된다. 또한, 패널(76)의 로드가 낮을 때에만 서스테인 펄스 폭을 좁게 설정하여 패널(126)의 휴드가 저감되지 않게 된다.

발명의 효과

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널 및 그 구동방법에 의하면 패널의 부하에 따라 제 1전극 및 제 2전극에 의하여 등가적으로 형성되는 패널 커패시터에 공급되는 서스테인 파형의 상승시간을 가변적으로 설정함으로써 플라즈마 디스플레이 패널의 소비전력을 저감함과 아울러 휴드를 향상시킬 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 입탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

(57) 청구의 범위

청구항 1.

외부로부터 공급되는 비디오 데이터를 서브필드별로 재할당하기 위한 서브필드 맵핑부와;

상기 서브필드별로 재할당된 상기 비디오 데이터를 이용하여 서브필드별로 패널의 부하를 검출하고, 검출된 부하에 대응하여 서로 다른 너비를 가지는 n(n은 자연수) 개의 스위칭신호 중 어느 하나를 출력하기 위한 로드 검출수단과;

상기 n 개의 스위칭신호 중 어느 하나를 입력받고, 입력받은 스위칭신호의 시간만큼 서스테인 파형의 상승기간을 설정하는 파형 발생부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.

청구항 2.

제 1항에 있어서,

상기 로드 검출수단은 패널의 부하가 클 수록 넓은 폭을 가지는 상기 스위칭신호를 출력하는 것을 특징으로 하는 플라즈마 디스플레이 패널.

청구항 3.

제 1항에 있어서,

상기 로드검출수단은;

상기 서브필드별로 할당된 상기 비디오 데이터를 이용하여 패널의 부하를 검출하고, 이 검출된 부하에 대응하여 n개의 제어신호 중 어느 하나를 출력하기 위한 서브필드 로드 검출기와;

상기 n 개의 스위칭신호를 저장함과 아울러 상기 n개의 제어신호 중 어느 하나가 입력될 때 입력된 제어신호에 대응하는 스위칭신호를 출력하기 위한 룸테이블을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.

청구항 4.

제 2항에 있어서,

상기 로드검출수단은;

상기 서브필드별로 할당된 상기 비디오 데이터를 이용하여 패널의 부하를 검출하고, 이 검출된 부하에 대응하여 n개의 제어신호 중 어느 하나를 출력하기 위한 서브필드 로드 검출기와;

소정 너비를 가지는 스위칭신호가 저장되는 룸테이블과,

상기 룸테이블에 저장된 상기 스위칭신호를 이용하여 상기 n개의 스위칭신호를 생성하기 위한 n개의 파형부들과,

상기 n개의 파형부들에 접속되어 상기 n개의 스위칭신호 중 어느 하나를 출력하기 위한 멀티플렉서를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.

청구항 5.

제 4항에 있어서,

상기 멀티플렉서는 상기 n개의 제어신호 중 어느 하나가 입력될 때 상기 n개의 스위칭신호 중 입력된 제어신호에 대응되는 스위칭신호를 출력하는 것을 특징으로 하는 플라즈마 디스플레이 패널.

청구항 6.

외부로부터 비디오 데이터를 입력받아 서스테인 파형의 폴스 수를 조절하기 위한 n(n은 자연수)단계의 영상신호를 발생하는 평균영상값부와;

상기 영상신호를 입력받고, 상기 영상신호의 단계에 대응하여 J(J는 자연수) 개의 스위칭신호 중 어느 하나를 출력하기 위한 파형수단과;

상기 J개의 스위칭신호 중 어느 하나를 입력받고, 입력받은 스위칭신호의 시간만큼 상기 서스테인 파형의 상승기간을 설정하는 파형 발생부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.

청구항 7.

제 6항에 있어서,

상기 파형수단은 상기 평균영상값부로부터 출력되는 영상신호가 제 1단계의 신호일 때 제 1스위칭신호를 출력하고,

상기 평균영상값부로부터 출력되는 영상신호가 상기 제 1단계보다 높은 단계를 가지는 제 2단계의 신호일 때 상기 제 1스위칭신호보다 넓은 폭을 가지는 제 2스위칭신호를 출력하는 것을 특징으로 하는 플라즈마 디스플레이 패널.

청구항 8.

제 6항에 있어서,

상기 파형수단은;

상기 J개의 스위칭신호가 저장됨과 아울러 입력되는 상기 영상신호의 단계에 대응하여 상기 J개의 스위칭신호 중 어느 하나를 출력하기 위한 룸테이블인것을 특징으로 하는 플라즈마 디스플레이 패널.

청구항 9.

제 6항에 있어서,

상기 파형수단은;

소정 너비를 가지는 스위칭신호가 저장되는 룸테이블과,

상기 룸테이블에 저장된 상기 스위칭신호를 이용하여 상기 J개의 스위칭신호를 생성하기 위한 J개의 파형부들과,

상기 J개의 파형부들에 접속되어 상기 J개의 스위칭신호 중 어느 하나를 출력하기 위한 멀티플렉서를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.

청구항 10.

제 9항에 있어서,

상기 멀티플렉서는 상기 영상신호를 입력받고, 입력받은 영상신호의 단계에 대응되어 상기 J개의 스위칭신호 중 어느 하나를 출력하는 것을 특징으로 하는 플라즈마 디스플레이 패널.

청구항 11.

비디오 데이터를 이용하여 서브필드 별로 패널의 부하를 검출하는 단계와,

상기 패널의 부하에 대응되어 서스테인 파형의 상승기간을 n (n 은 자연수)개의 시간 중 어느 하나의 시간으로 설정하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.

청구항 12.

제 11항에 있어서,

상기 패널의 부하가 클 수록 상기 서스테인 파형의 상승기간이 넓게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.

청구항 13.

비디오 데이터를 이용하여 n (n 은 자연수) 단계의 영상신호를 생성하는 단계와,

상기 영상신호에 대응되어 서스테인 파형의 상승기간을 J (J 는 자연수)개의 시간 중 어느 하나의 시간으로 설정하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.


청구항 14.

제 13항에 있어서,


상기 영상신호의 단계가 높을 수록 상기 서스테인 파형의 상승기간이 넓게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.

도면


도면1




도면2




도면3




도면4




도면5a




도면5b




도면6



도면7



도면8



도면9

